VHDL zalaže za virtualna Hardware Dešifriranje jezika . To se prvenstveno koristi u strojarstvu dizajnirati elektronsku automatizaciju i stvaranje logičkih sklopova . VHDL podržava uzlaznom i niz je . Put podataka VHDL određuje koliko podataka je prošao kroz sustav . Put podataka zapravo ne stvaranje podataka , to jednostavno definira njezine moguće rute . Pri stvaranju podatke put u VHDL , morat ćete odrediti sastav na podatke putu i njezinu arhitekturu . Upute Screenshot
1

Objavite svoje knjižnice funkcije . Na primjer , ako želite objaviti standardnu ​​funkciju logika aritmetika , tvoj kod bi izgledati ovako :
” Knjižnica IEEE ;
ieee.std_logic_arith.all koristiti ; ”
2

Odredite svoje podatke putu u lukama . Na primjer :

“entitet DataPath je
port ( clock_dp : u STD_LOGIC ;
rst_dp : u STD_LOGIC ;
imm_data : u STD_LOGIC_VECTOR ( 15 downto 0 ) ; ”

svoje podatke put je luka će odrediti kako i gdje vam je protok podataka . te su u osnovi utvrđivanja gdje se unose i gdje je izlaz .
3

Zatvorite vrata ušao put podataka koristeći sljedeći kod:
“) ;
end DataPath ; ”
4

Odredite arhitektonsku strukturu vašeg podataka putu . Morat ćete popis komponenti , što su dijelovi su sastavljeni od te kako se podaci teče i iz svakog dijela . Na primjer , uzorak koda za izradu očevidnik bi izgledati ovako :

” komponenta reg_file je
luke (sat : u STD_LOGIC ;
rst : u STD_LOGIC ; ”
5

Zatvorite arhitektonski dizajn by završava struktura pomoću ” end indetifikaciju ; ”

.